A geração de um chip inclui, fabricação e três links. O design do chip está na vanguarda da germinação do chip.
A indústria de design de chips precisa trabalhar em estreita colaboração com os links de fabricação, embalagem e teste de wafer de back-end da cadeia da indústria. Não é apenas necessário considerar se o processo pode alcançar o projeto de circuito correspondente na fase de projeto, mas também precisa integrar os recursos da cadeia da indústria para garantir o fornecimento oportuno de produtos de chip. Portanto, é também um teste da capacidade das empresas de concluir esta série de produção. A Jinyu Semiconductor pode fornecer aos clientes soluções de aplicativos completas e serviços de suporte técnico no local.
O chip contém milhares de junções PN, capacitores, resistores, fios, etc.; custo e outros fatores principais do chip.
No início do projeto do chip, é necessário definir a finalidade, especificação e desempenho do chip, para que os engenheiros possam dividir a especificação interna do chip de acordo com as características do chip, planejar o espaço de demanda funcional de cada parte, estabelecer o método de conexão entre diferentes unidades e determinar a direção geral do projeto. Esta parte não parece ter muito conteúdo técnico, mas desempenha um papel vital no design posterior. Se a divisão regional não for suficiente, a realização das funções nesta área não pode ser concluída, o que levará ao desmoronamento de todo o trabalho anterior.
Então, com base na definição de especificação inicial, a arquitetura do chip, módulo de negócios, fonte de alimentação e outros projetos de nível de sistema são definidos, como CPU, GPU, NPU, RAM, conexão, interface, etc. interação do sistema, função, custo, consumo de energia, desempenho, segurança, manutenibilidade e mensurabilidade do chip.
Em seguida, de acordo com o esquema determinado pelo projeto do sistema, o projetista realiza o projeto de circuito específico para cada módulo e usa uma linguagem de descrição de hardware especial (Verilog ou VHDL) para descrever a implementação do circuito específico no nível RTL (Register Transfer Level). . Depois que o código é gerado, é necessário determinar repetidamente se o diagrama de design da porta lógica está em conformidade com a especificação e modificá-lo estritamente de acordo com as especificações e padrões estabelecidos até que a função esteja correta.
Em seguida, usando ferramentas de síntese lógica, os códigos de nível RTL escritos em linguagem de descrição de hardware são convertidos em netlists de nível de porta para garantir que o circuito atenda ao padrão em área, tempo e outros parâmetros de destino. Após a conclusão da síntese lógica, é necessário realizar uma análise de temporização estática, aplicar um modelo de temporização específico e analisar se ele viola o limite de temporização dado pelo projetista para um circuito específico. Todo o processo de design é um processo iterativo. Se alguma etapa não atender aos requisitos, as etapas anteriores precisam ser repetidas ou até mesmo o código RTL precisa ser redesenhado.
Finalmente, de acordo com a área de silício do tamanho dada pelo NetList, o circuito é disposto e enrolado, e então o layout físico da fiação é verificado em termos de função e tempo. Este também é um processo iterativo. Caso a verificação não atenda aos requisitos, as etapas anteriores precisam ser repetidas e, por fim, é gerado o layout GDS (Geometry Data Standard) para produção de cavacos.
Vale a pena notar que muitas variáveis precisam ser consideradas no projeto do chip, como interferência de sinal, distribuição de calor, etc. As características físicas do chip, como campo magnético e interferência de sinal, são muito diferentes em diferentes processos de fabricação, portanto, só pode contar com ferramentas EDA para projetar passo a passo, simular passo a passo e fazer escolhas constantemente.
Após cada simulação, se o efeito não for o ideal, ele precisa ser redesenhado. Por meio de inspeção, simulação, plataforma de protótipo e outros meios, não é um processo após a conclusão do projeto, mas um comportamento repetitivo ao longo de cada elo do projeto. Isso é para descobrir os erros funcionais do software e hardware do sistema com antecedência, otimizar ainda mais o desempenho e o consumo de energia e tornar o design preciso, confiável e alinhado com as especificações do chip originalmente planejadas. Este é um grande teste de sabedoria, energia e paciência da equipe.
